CPU 能做到多小？

在我们深入探讨晶体管的物理限制之前，了解晶体管的组成和实际作用会有所帮助。基本上，晶体管是由一种特殊物质制成的开关。对物质进行分类的一种方式是根据其导电性能。这将物质分为三类：**导体**、**绝缘体**和**半导体**。导体是由具有自由电子空间的原子组成的任何类型的材料。电流可以穿过导电材料——金属通常是良好的导体。绝缘体是由没有可用电子空间的原子组成的物质。因此，电流无法穿过这些材料。陶瓷或玻璃是绝缘体的良好例子。

半导体则有些不同。它们是由原子组成的物质，这些原子有一些电子空间，但不足以像金属那样导电。硅就是这样一种材料。在某些情况下，硅可以充当导体。在其他情况下，它充当绝缘体。通过调整这些条件，就有可能控制电子的流动。这个简单的概念是世界上最先进电子设备的基础。

工程师们发现，通过**掺杂**——引入某些材料——到硅中，他们可以控制其导电性。他们会从一个称为**衬底**的基底开始，并用带负电荷或带正电荷的材料对其进行掺杂。带负电荷的材料具有过剩的电子，而带正电荷的材料具有过剩的**空穴**——即电子可以填充的位置。在我们的例子中，我们将考虑一个**n型晶体管**，它具有带正电荷的衬底。

在此基础上，有三个端子：**源极**、**漏极**和**栅极**。栅极位于源极和漏极之间。它充当一道门，电压可以穿过它进入硅中，但不能返回。栅极有一层薄薄的绝缘体，称为**氧化层**，可以防止电子回流通过该端子。在我们的例子中，绝缘体位于栅极和带正电荷的衬底之间。

我们例子中的源极和漏极是带负电荷的端子。当您向栅极施加正电压时，它会将带正电荷衬底中少量自由电子吸引到栅极的氧化层。这在源极和漏极之间形成了一个**电子通道**。如果您随后向漏极施加正电压，电子将从源极通过电子通道流向漏极。如果您从栅极移除电压，衬底中的电子不再被栅极吸引，通道就会断开。这意味着当栅极有电荷时，晶体管处于“开”状态。当电压消失时，晶体管处于“关”状态。

电子设备将这种开关操作解释为位和字节形式的信息。这就是您的计算机和其他电子设备处理数据的方式。但由于电子设备依靠电子的移动来处理信息，它们受制于一些特殊的物理定律。我们将在下一节中更详细地探讨它们。

似乎每年都有记者发表文章，声称晶体管已经达到了其尺寸极限，摩尔定律已不复存在。然后，工程师们又会找到创新方法来制造更小的晶体管，从而证明这些记者是错的。我们已经到了许多作者在预测摩尔定律终结时变得犹豫不决的地步。

但确实有一天我们会达到传统晶体管尺寸的物理极限。那是因为一旦进入**纳米尺度**，你就会面对**量子力学**的奇异世界。在这个世界中，物质和能量的行为方式似乎违反直觉。量子物理学与经典物理学截然不同——你甚至无法在量子尺度上观察某物而不影响其行为。

一种量子效应是**电子隧穿**，这有点像瞬移。当材料非常薄——厚度仅为一纳米（约10个原子厚）时——电子可以像它不存在一样直接穿过它。电子实际上并没有在材料中打洞。相反，电子从障碍物的一侧消失，然后重新出现在另一侧。由于栅极旨在控制电子流，这是一个问题。如果电子在任何情况下都能穿过栅极，就无法控制它们的流动。对于漏电晶体管，电子流无法控制，因此处理器将无法有效工作或根本无法运行。

随着英特尔等公司致力于开发宽度仅为32纳米的晶体管，氧化层很快就会变得太薄，无法再像传统晶体管那样充当电子的栅极。虽然工程师们过去在缩小晶体管尺寸的竞赛中遇到了一些障碍，但他们总能找到方法解决问题并跟上摩尔定律的步伐。但一旦我们面临基本的物理定律，那些日子可能就会结束。

工程师们有可能发现一种方法，即使在1纳米的厚度下也能制造出有效的绝缘体。但即使他们做到了，对于我们今天所知的晶体管来说，也没有太多的进步空间了。毕竟，纳米尺度之外是**原子尺度**，在那里你处理的是只有几个原子大小的材料。

这并不意味着晶体管会消失。但这可能意味着微处理器开发方面的进步将放缓并趋于平稳。处理能力的提升可能不再是指数级的。尽管如此，公司仍可能会找到方法来提高微处理器的效率和性能。

还有一种可能性是微处理器制造商会找到晶体管的替代品。一些公司已经在研究如何利用纳米尺度的量子效应——有效地将纳米尺度的挑战转化为机遇。

看起来微处理器制造商只能再让摩尔定律延续几年了。但如果你回顾几十年前的预测，你会发现记者们也在做出同样的断言。或许工程师们将这些预测视为一个个人挑战，去寻找绕过看似不可逾越障碍的方法。